Lines Matching refs:vlv_dpio_write
1052 vlv_dpio_write(dev_priv, DPIO_DATA_CHANNEL(port), val);
1055 vlv_dpio_write(dev_priv, DPIO_TX_OCALINIT(port), 0);
1056 vlv_dpio_write(dev_priv, DPIO_TX_SWING_CTL4(port),
1058 vlv_dpio_write(dev_priv, DPIO_TX_SWING_CTL2(port),
1060 vlv_dpio_write(dev_priv, DPIO_TX_SWING_CTL3(port),
1062 vlv_dpio_write(dev_priv, DPIO_TX3_SWING_CTL4(port),
1064 vlv_dpio_write(dev_priv, DPIO_PCS_STAGGER0(port), 0x00030000);
1065 vlv_dpio_write(dev_priv, DPIO_PCS_CTL_OVER1(port),
1067 vlv_dpio_write(dev_priv, DPIO_TX_OCALINIT(port),
1071 vlv_dpio_write(dev_priv, DPIO_PCS_CLOCKBUF0(port),
1073 vlv_dpio_write(dev_priv, DPIO_PCS_CLOCKBUF8(port),
1088 vlv_dpio_write(dev_priv, DPIO_PCS_TX(port),
1091 vlv_dpio_write(dev_priv, DPIO_PCS_CLK(port),
1098 vlv_dpio_write(dev_priv, DPIO_PCS_STAGGER1(port), 0x00750f00);
1099 vlv_dpio_write(dev_priv, DPIO_TX_CTL(port), 0x00001500);
1100 vlv_dpio_write(dev_priv, DPIO_TX_LANE(port), 0x40400000);
1102 vlv_dpio_write(dev_priv, DPIO_PCS_CTL_OVER1(port),
1104 vlv_dpio_write(dev_priv, DPIO_TX_OCALINIT(port),
1116 vlv_dpio_write(dev_priv, DPIO_PCS_TX(port), 0x00000000);
1117 vlv_dpio_write(dev_priv, DPIO_PCS_CLK(port), 0x00e00060);