03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync#include <xf86RamDac.h>
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsyncextern _X_EXPORT unsigned long TIramdacCalculateMNPForClock(unsigned long
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync RefClock,
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync unsigned long
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync ReqClock,
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync char IsPixClock,
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync unsigned long
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync MinClock,
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync unsigned long
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync MaxClock,
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync unsigned long *rM,
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync unsigned long *rN,
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync unsigned long *rP);
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsyncextern _X_EXPORT RamDacHelperRecPtr TIramdacProbe(ScrnInfoPtr pScrn,
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync RamDacSupportedInfoRecPtr
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync ramdacs);
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsyncextern _X_EXPORT void TIramdacSave(ScrnInfoPtr pScrn, RamDacRecPtr RamDacRec,
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync RamDacRegRecPtr RamDacRegRec);
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsyncextern _X_EXPORT void TIramdacRestore(ScrnInfoPtr pScrn, RamDacRecPtr RamDacRec,
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync RamDacRegRecPtr RamDacRegRec);
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsyncextern _X_EXPORT void TIramdac3026SetBpp(ScrnInfoPtr pScrn,
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync RamDacRegRecPtr RamDacRegRec);
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsyncextern _X_EXPORT void TIramdac3030SetBpp(ScrnInfoPtr pScrn,
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync RamDacRegRecPtr RamDacRegRec);
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsyncextern _X_EXPORT void TIramdacHWCursorInit(xf86CursorInfoPtr infoPtr);
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsyncextern _X_EXPORT void TIramdacLoadPalette(ScrnInfoPtr pScrn, int numColors,
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync int *indices, LOCO * colors,
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync VisualPtr pVisual);
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsynctypedef void TIramdacLoadPaletteProc(ScrnInfoPtr, int, int *, LOCO *,
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync VisualPtr);
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsyncextern _X_EXPORT TIramdacLoadPaletteProc *TIramdacLoadPaletteWeak(void);
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync#define TI3030_RAMDAC (VENDOR_TI << 16) | 0x00
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync#define TI3026_RAMDAC (VENDOR_TI << 16) | 0x01
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync/*
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync * TI Ramdac registers
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync */
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync#define TIDAC_rev 0x01
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync#define TIDAC_ind_curs_ctrl 0x06
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync#define TIDAC_byte_router_ctrl 0x07
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync#define TIDAC_latch_ctrl 0x0f
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync#define TIDAC_true_color_ctrl 0x18
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync#define TIDAC_multiplex_ctrl 0x19
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync#define TIDAC_clock_select 0x1a
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync#define TIDAC_palette_page 0x1c
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync#define TIDAC_general_ctrl 0x1d
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync#define TIDAC_misc_ctrl 0x1e
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync#define TIDAC_pll_addr 0x2c
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync#define TIDAC_pll_pixel_data 0x2d
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync#define TIDAC_pll_memory_data 0x2e
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync#define TIDAC_pll_loop_data 0x2f
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync#define TIDAC_key_over_low 0x30
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync#define TIDAC_key_over_high 0x31
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync#define TIDAC_key_red_low 0x32
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync#define TIDAC_key_red_high 0x33
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync#define TIDAC_key_green_low 0x34
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync#define TIDAC_key_green_high 0x35
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync#define TIDAC_key_blue_low 0x36
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync#define TIDAC_key_blue_high 0x37
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync#define TIDAC_key_ctrl 0x38
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync#define TIDAC_clock_ctrl 0x39
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync#define TIDAC_sense_test 0x3a
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync#define TIDAC_test_mode_data 0x3b
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync#define TIDAC_crc_remain_lsb 0x3c
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync#define TIDAC_crc_remain_msb 0x3d
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync#define TIDAC_crc_bit_select 0x3e
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync#define TIDAC_id 0x3f
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync/* These are pll values that are accessed via TIDAC_pll_pixel_data */
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync#define TIDAC_PIXEL_N 0x80
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync#define TIDAC_PIXEL_M 0x81
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync#define TIDAC_PIXEL_P 0x82
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync#define TIDAC_PIXEL_VALID 0x83
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync/* These are pll values that are accessed via TIDAC_pll_loop_data */
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync#define TIDAC_LOOP_N 0x90
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync#define TIDAC_LOOP_M 0x91
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync#define TIDAC_LOOP_P 0x92
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync#define TIDAC_LOOP_VALID 0x93
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync/* Direct mapping addresses */
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync#define TIDAC_INDEX 0xa0
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync#define TIDAC_PALETTE_DATA 0xa1
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync#define TIDAC_READ_MASK 0xa2
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync#define TIDAC_READ_ADDR 0xa3
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync#define TIDAC_CURS_WRITE_ADDR 0xa4
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync#define TIDAC_CURS_COLOR 0xa5
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync#define TIDAC_CURS_READ_ADDR 0xa7
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync#define TIDAC_CURS_CTL 0xa9
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync#define TIDAC_INDEXED_DATA 0xaa
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync#define TIDAC_CURS_RAM_DATA 0xab
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync#define TIDAC_CURS_XLOW 0xac
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync#define TIDAC_CURS_XHIGH 0xad
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync#define TIDAC_CURS_YLOW 0xae
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync#define TIDAC_CURS_YHIGH 0xaf
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync#define TIDAC_sw_reset 0xff
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync/* Constants */
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync#define TIDAC_TVP_3026_ID 0x26
03532efdc331b598d3dedc8cc7477641c3b0dd12vboxsync#define TIDAC_TVP_3030_ID 0x30