Lines Matching refs:g_fRandom

34 bool volatile       g_fRandom;
138 #define IEM_IS_REAL_OR_V86_MODE(a_pIemCpu) (g_fRandom)
139 #define IEM_IS_LONG_MODE(a_pIemCpu) (g_fRandom)
140 #define IEM_IS_REAL_MODE(a_pIemCpu) (g_fRandom)
141 #define IEM_IS_GUEST_CPU_AMD(a_pIemCpu) (g_fRandom)
142 #define IEM_IS_GUEST_CPU_INTEL(a_pIemCpu) (g_fRandom)
628 #define IEM_MC_IF_EFL_BIT_SET(a_fBit) if (g_fRandom) {
629 #define IEM_MC_IF_EFL_BIT_NOT_SET(a_fBit) if (g_fRandom) {
630 #define IEM_MC_IF_EFL_ANY_BITS_SET(a_fBits) if (g_fRandom) {
631 #define IEM_MC_IF_EFL_NO_BITS_SET(a_fBits) if (g_fRandom) {
632 #define IEM_MC_IF_EFL_BITS_NE(a_fBit1, a_fBit2) if (g_fRandom) {
633 #define IEM_MC_IF_EFL_BITS_EQ(a_fBit1, a_fBit2) if (g_fRandom) {
634 #define IEM_MC_IF_EFL_BIT_SET_OR_BITS_NE(a_fBit, a_fBit1, a_fBit2) if (g_fRandom) {
635 #define IEM_MC_IF_EFL_BIT_NOT_SET_AND_BITS_EQ(a_fBit, a_fBit1, a_fBit2) if (g_fRandom) {
636 #define IEM_MC_IF_CX_IS_NZ() if (g_fRandom) {
637 #define IEM_MC_IF_ECX_IS_NZ() if (g_fRandom) {
638 #define IEM_MC_IF_RCX_IS_NZ() if (g_fRandom) {
639 #define IEM_MC_IF_CX_IS_NZ_AND_EFL_BIT_SET(a_fBit) if (g_fRandom) {
640 #define IEM_MC_IF_ECX_IS_NZ_AND_EFL_BIT_SET(a_fBit) if (g_fRandom) {
641 #define IEM_MC_IF_RCX_IS_NZ_AND_EFL_BIT_SET(a_fBit) if (g_fRandom) {
642 #define IEM_MC_IF_CX_IS_NZ_AND_EFL_BIT_NOT_SET(a_fBit) if (g_fRandom) {
643 #define IEM_MC_IF_ECX_IS_NZ_AND_EFL_BIT_NOT_SET(a_fBit) if (g_fRandom) {
644 #define IEM_MC_IF_RCX_IS_NZ_AND_EFL_BIT_NOT_SET(a_fBit) if (g_fRandom) {
646 #define IEM_MC_IF_GREG_BIT_SET(a_iGReg, a_iBitNo) if (g_fRandom) {
647 #define IEM_MC_IF_FPUREG_NOT_EMPTY(a_iSt) if (g_fRandom) {
648 #define IEM_MC_IF_FPUREG_IS_EMPTY(a_iSt) if (g_fRandom) {
651 if (g_fRandom) {
655 if (g_fRandom) {
658 if (g_fRandom) {
659 #define IEM_MC_IF_FCW_IM() if (g_fRandom) {