Lines Matching refs:vlv_dpio_write
1464 vlv_dpio_write(dev_priv, DPIO_DATA_CHANNEL(port), val);
1466 vlv_dpio_write(dev_priv, DPIO_PCS_CLOCKBUF0(port),
1468 vlv_dpio_write(dev_priv, DPIO_PCS_CLOCKBUF8(port),
1484 vlv_dpio_write(dev_priv, DPIO_PCS_TX(port),
1487 vlv_dpio_write(dev_priv, DPIO_PCS_CLK(port),
1494 vlv_dpio_write(dev_priv, DPIO_PCS_STAGGER1(port), 0x00750f00);
1495 vlv_dpio_write(dev_priv, DPIO_TX_CTL(port), 0x00001500);
1496 vlv_dpio_write(dev_priv, DPIO_TX_LANE(port), 0x40400000);
1708 vlv_dpio_write(dev_priv, DPIO_TX_OCALINIT(port), 0x00000000);
1709 vlv_dpio_write(dev_priv, DPIO_TX_SWING_CTL4(port), demph_reg_value);
1710 vlv_dpio_write(dev_priv, DPIO_TX_SWING_CTL2(port),
1712 vlv_dpio_write(dev_priv, DPIO_TX_SWING_CTL3(port), 0x0C782040);
1713 vlv_dpio_write(dev_priv, DPIO_PCS_STAGGER0(port), 0x00030000);
1714 vlv_dpio_write(dev_priv, DPIO_PCS_CTL_OVER1(port), preemph_reg_value);
1715 vlv_dpio_write(dev_priv, DPIO_TX_OCALINIT(port), 0x80000000);