Lines Matching defs:ino

66 pcmu_cb_ino_to_map_pa(pcmu_cb_t *pcb_p, pcmu_ib_ino_t ino)
68 return (pcb_p->pcb_map_pa + ((ino & 0x1f) << 3));
72 pcmu_cb_ino_to_clr_pa(pcmu_cb_t *pcb_p, pcmu_ib_ino_t ino)
74 return (pcb_p->pcb_clr_pa + ((ino & 0x1f) << 3));
78 pcmu_cb_set_nintr_reg(pcmu_cb_t *pcb_p, pcmu_ib_ino_t ino, uint64_t value)
80 uint64_t pa = pcmu_cb_ino_to_clr_pa(pcb_p, ino);
83 "pci-%x pcmu_cb_set_nintr_reg: ino=%x PA=%016llx\n",
84 pcb_p->pcb_pcmu_p->pcmu_id, ino, pa);
99 pcmu_ib_ino_t ino = PCMU_IB_MONDO_TO_INO(pcmu_p->pcmu_inos[idx]);
100 pcmu_ib_mondo_t mondo = PCMU_CB_INO_TO_MONDO(pcb_p, ino);
104 volatile uint64_t *imr_p = ib_intr_map_reg_addr(pib_p, ino);
107 pa = pcmu_cb_ino_to_map_pa(pcb_p, ino);
118 pcb_p->pcb_inos[idx] = ino;
120 pcmu_cb_set_nintr_reg(pcb_p, ino, PCMU_CLEAR_INTR_REG_IDLE);
124 "pci-%x pcmu_cb_enable_nintr: ino=%x cpu_id=%x\n",
125 pcmu_p->pcmu_id, ino, cpu_id);
131 pcmu_cb_disable_nintr_reg(pcmu_cb_t *pcb_p, pcmu_ib_ino_t ino, int wait)
133 uint64_t tmp, map_reg_pa = pcmu_cb_ino_to_map_pa(pcb_p, ino);
146 uint_t shift = (ino & 0x1f) << 1;
174 PCMU_CB_INO_TO_MONDO(pcb_p, ino));
186 pcmu_ib_ino_t ino = pcb_p->pcb_inos[idx];
188 ASSERT(ino);
190 imr_p = ib_intr_map_reg_addr(pib_p, ino);
192 pcmu_cb_disable_nintr_reg(pcb_p, ino, wait);
193 pcmu_cb_set_nintr_reg(pcb_p, ino, PCMU_CLEAR_INTR_REG_PENDING);
203 pcmu_ib_ino_t ino = pcb_p->pcb_inos[idx];
205 ASSERT(ino);
206 pcmu_cb_set_nintr_reg(pcb_p, ino, PCMU_CLEAR_INTR_REG_IDLE);
224 pcmu_ib_ino_t ino = pcb_p->pcb_inos[i];
225 if (!ino) /* skip non-shared interrupts */
228 mr_pa = pcmu_cb_ino_to_map_pa(pcb_p, ino);
233 mondo = PCMU_CB_INO_TO_MONDO(pcb_p, ino);
235 imr_p = ib_intr_map_reg_addr(pib_p, ino);
239 pcmu_cb_disable_nintr_reg(pcb_p, ino, PCMU_IB_INTR_WAIT);
262 pcmu_ib_ino_t ino = pcb_p->pcb_inos[i];
263 if (!ino)
265 pa = pcmu_cb_ino_to_map_pa(pcb_p, ino);
276 pcmu_ib_ino_t ino = pcb_p->pcb_inos[i];
277 if (!ino)
279 pa = pcmu_cb_ino_to_map_pa(pcb_p, ino);
280 pcmu_cb_set_nintr_reg(pcb_p, ino, PCMU_CLEAR_INTR_REG_IDLE);