Lines Matching refs:xbc_csr_base
171 static void jbc_init(caddr_t xbc_csr_base, pxu_t *pxu_p);
172 static void ubc_init(caddr_t xbc_csr_base, pxu_t *pxu_p);
182 hvio_cb_init(caddr_t xbc_csr_base, pxu_t *pxu_p)
186 ubc_init(xbc_csr_base, pxu_p);
189 jbc_init(xbc_csr_base, pxu_p);
203 jbc_init(caddr_t xbc_csr_base, pxu_t *pxu_p)
209 CSR_XS(xbc_csr_base, JBUS_PARITY_CONTROL, val);
211 CSR_XR(xbc_csr_base, JBUS_PARITY_CONTROL));
221 CSR_XS(xbc_csr_base, JBC_FATAL_RESET_ENABLE, val);
223 CSR_XR(xbc_csr_base, JBC_FATAL_RESET_ENABLE));
228 CSR_XS(xbc_csr_base, JBC_CORE_AND_BLOCK_INTERRUPT_ENABLE, -1ull);
231 CSR_XR(xbc_csr_base, JBC_CORE_AND_BLOCK_INTERRUPT_ENABLE));
237 CSR_XR(xbc_csr_base, JBC_ERROR_LOG_ENABLE));
240 CSR_XR(xbc_csr_base, JBC_INTERRUPT_ENABLE));
243 CSR_XR(xbc_csr_base, JBC_INTERRUPT_STATUS));
246 CSR_XR(xbc_csr_base, JBC_ERROR_STATUS_CLEAR));
254 ubc_init(caddr_t xbc_csr_base, pxu_t *pxu_p)
259 CSR_XS(xbc_csr_base, UBC_ERROR_LOG_ENABLE, -1ull);
261 CSR_XR(xbc_csr_base, UBC_ERROR_LOG_ENABLE));
266 CSR_XS(xbc_csr_base, UBC_ERROR_STATUS_CLEAR, -1ull);
268 CSR_XR(xbc_csr_base, UBC_ERROR_STATUS_CLEAR));
274 CSR_XR(xbc_csr_base, UBC_ERROR_LOG_ENABLE));
277 CSR_XR(xbc_csr_base, UBC_INTERRUPT_ENABLE));
280 CSR_XR(xbc_csr_base, UBC_INTERRUPT_STATUS));
283 CSR_XR(xbc_csr_base, UBC_ERROR_STATUS_CLEAR));