Lines Matching defs:eicr
3743 uint32_t eicr = ixgbe->eicr;
3747 if (eicr & IXGBE_EICR_GPI_SDP1_BY_MAC(hw)) {
3756 } else if (eicr & IXGBE_EICR_GPI_SDP2_BY_MAC(hw)) {
3791 uint32_t eicr = ixgbe->eicr;
3801 if (((eicr & IXGBE_EICR_GPI_SDP0_BY_MAC(hw)) && (!link_up)) ||
3802 (eicr & IXGBE_EICR_LSC)) {
3828 IXGBE_WRITE_REG(hw, IXGBE_EICR, eicr);
4525 ixgbe_intr_other_work(ixgbe_t *ixgbe, uint32_t eicr)
4534 if (eicr & IXGBE_EICR_LSC) {
4543 (eicr & IXGBE_EICR_GPI_SDP1)) {
4571 ((eicr & IXGBE_EICR_GPI_SDP1_BY_MAC(hw)) ||
4572 (eicr & IXGBE_EICR_GPI_SDP2_BY_MAC(hw)))) {
4573 ixgbe->eicr = eicr;
4586 ((eicr & IXGBE_EICR_GPI_SDP0_BY_MAC(hw)) ||
4587 (eicr & IXGBE_EICR_LSC))) {
4588 ixgbe->eicr = eicr;
4601 (eicr & IXGBE_EICR_GPI_SDP0_X540)) {
4602 ixgbe->eicr = eicr;
4622 uint32_t eicr;
4639 * Any bit set in eicr: claim this interrupt
4641 eicr = IXGBE_READ_REG(hw, IXGBE_EICR);
4650 if (eicr) {
4661 if (eicr & 0x1) {
4675 if (eicr & 0x2) {
4690 if (eicr & ixgbe->capab->other_intr) {
4693 ixgbe->eims &= ~(eicr & IXGBE_OTHER_INTR);
4707 ixgbe_intr_other_work(ixgbe, eicr);
4708 ixgbe->eims &= ~(eicr & IXGBE_OTHER_INTR);
4751 uint32_t eicr;
4755 eicr = IXGBE_READ_REG(hw, IXGBE_EICR);
4773 if (eicr & 0x1) {
4780 if (eicr & 0x2) {
4785 if (eicr & ixgbe->capab->other_intr) {
4789 ixgbe->eims &= ~(eicr & IXGBE_OTHER_INTR);
4803 ixgbe_intr_other_work(ixgbe, eicr);
4804 ixgbe->eims &= ~(eicr & IXGBE_OTHER_INTR);
4823 uint32_t eicr;
4853 eicr = IXGBE_READ_REG(hw, IXGBE_EICR);
4866 if (eicr & ixgbe->capab->other_intr) {
4870 ixgbe->eims &= ~(eicr & IXGBE_OTHER_INTR);
4871 ixgbe_intr_other_work(ixgbe, eicr);
4879 ixgbe_intr_other_work(ixgbe, eicr);