Lines Matching defs:atgep
66 atge_t *atgep = arg;
70 mutex_enter(&atgep->atge_mii_lock);
72 OUTL(atgep, ATGE_MDIO, MDIO_OP_EXECUTE | MDIO_OP_READ |
77 v = INL(atgep, ATGE_MDIO);
82 mutex_exit(&atgep->atge_mii_lock);
85 atge_error(atgep->atge_dip, "PHY (%d) read timeout : %d",
96 if (atgep->atge_flags & ATGE_FLAG_FASTETHER) {
109 atge_t *atgep = arg;
113 mutex_enter(&atgep->atge_mii_lock);
115 OUTL(atgep, ATGE_MDIO, MDIO_OP_EXECUTE | MDIO_OP_WRITE |
121 v = INL(atgep, ATGE_MDIO);
126 mutex_exit(&atgep->atge_mii_lock);
129 atge_error(atgep->atge_dip, "PHY (%d) write timeout:reg %d,"
137 atge_t *atgep = arg;
140 phyaddr = mii_get_addr(atgep->atge_mii);
142 OUTW(atgep, ATGE_GPHY_CTRL,
147 OUTW(atgep, ATGE_GPHY_CTRL,
157 if (atgep->atge_flags & ATGE_FLAG_FASTETHER)
158 atge_mii_write(atgep, phyaddr, MII_MSCONTROL, 0x0);
161 atge_mii_write(atgep, phyaddr, ATPHY_DBG_ADDR, 0x0B);
162 atge_mii_write(atgep, phyaddr, ATPHY_DBG_DATA, 0xBC00);
165 atge_mii_write(atgep, phyaddr, ATPHY_DBG_ADDR, 0x00);
166 atge_mii_write(atgep, phyaddr, ATPHY_DBG_DATA, 0x02EF);
169 atge_mii_write(atgep, phyaddr, ATPHY_DBG_ADDR, 0x12);
170 atge_mii_write(atgep, phyaddr, ATPHY_DBG_DATA, 0x4C04);
173 atge_mii_write(atgep, phyaddr, ATPHY_DBG_ADDR, 0x04);
174 atge_mii_write(atgep, phyaddr, ATPHY_DBG_DATA, 0x8BBB);
177 atge_mii_write(atgep, phyaddr, ATPHY_DBG_ADDR, 0x05);
178 atge_mii_write(atgep, phyaddr, ATPHY_DBG_DATA, 0x2C46);
185 atge_t *atgep = arg;
190 phyaddr = mii_get_addr(atgep->atge_mii);
192 OUTL(atgep, ATGE_GPHY_CTRL, GPHY_CTRL_RST);
195 OUTL(atgep, ATGE_GPHY_CTRL, GPHY_CTRL_CLR);
198 atge_mii_write(atgep, phyaddr, MII_CONTROL, MII_CONTROL_RESET);
201 atge_mii_write(atgep, phyaddr, ATPHY_CDTC,
207 reg = atge_mii_read(atgep, phyaddr, ATPHY_CDTC);
215 reg = atge_mii_read(atgep, phyaddr, ATPHY_CDTS);
223 atge_mii_write(atgep, phyaddr, MII_CONTROL,
227 atge_mii_write(atgep, phyaddr, ATPHY_DBG_ADDR, 0);
228 atge_mii_write(atgep, phyaddr, ATPHY_DBG_DATA, 0x124E);
230 atge_mii_write(atgep, phyaddr, ATPHY_DBG_ADDR, 1);
231 reg = atge_mii_read(atgep, phyaddr, ATPHY_DBG_DATA);
232 atge_mii_write(atgep, phyaddr, ATPHY_DBG_DATA, reg | 0x03);
236 atge_mii_write(atgep, phyaddr, ATPHY_DBG_ADDR, 0);
237 atge_mii_write(atgep, phyaddr, ATPHY_DBG_DATA, 0x024E);
244 atge_t *atgep = arg;
248 phyaddr = mii_get_addr(atgep->atge_mii);
251 OUTW(atgep, ATGE_GPHY_CTRL,
253 (void) INW(atgep, ATGE_GPHY_CTRL);
256 OUTW(atgep, ATGE_GPHY_CTRL,
259 (void) INW(atgep, ATGE_GPHY_CTRL);
267 if (atgep->atge_flags & ATGE_FLAG_FASTETHER)
268 atge_mii_write(atgep, phyaddr, MII_MSCONTROL, 0x0);
271 switch (ATGE_DID(atgep)) {
275 atge_mii_write(atgep, phyaddr, ATPHY_DBG_ADDR, 0x000A);
276 reg = atge_mii_read(atgep, phyaddr, ATPHY_DBG_DATA);
277 atge_mii_write(atgep, phyaddr, ATPHY_DBG_DATA, reg & 0xDFFF);
282 atge_mii_write(atgep, phyaddr, ATPHY_DBG_ADDR, 0x003B);
283 reg = atge_mii_read(atgep, phyaddr, ATPHY_DBG_DATA);
284 atge_mii_write(atgep, phyaddr, ATPHY_DBG_DATA, reg & 0xFFF7);
289 switch (ATGE_DID(atgep)) {
291 atge_mii_write(atgep, phyaddr, ATPHY_DBG_ADDR, 0x0029);
292 atge_mii_write(atgep, phyaddr, ATPHY_DBG_DATA, 0x929D);
298 atge_mii_write(atgep, phyaddr, ATPHY_DBG_ADDR, 0x0029);
299 atge_mii_write(atgep, phyaddr, ATPHY_DBG_DATA, 0xB6DD);
307 atge_mii_write(atgep, phyaddr,
309 atge_mii_write(atgep, phyaddr,
315 atge_mii_write(atgep, phyaddr,
317 atge_mii_write(atgep, phyaddr,
325 atge_mii_write(atgep, phyaddr,
327 atge_mii_write(atgep, phyaddr,
334 atge_mii_write(atgep, phyaddr,
336 atge_mii_write(atgep, phyaddr,
342 atge_mii_write(atgep, phyaddr,
344 atge_mii_write(atgep, phyaddr,